1.负责数字逻辑的后端实现，负责数字后端RTL到GDSII的全流程
2.负责按照设计输入使用EDA工具完成版图设计和时序分析验证。
3.负责与相应外协方对接相关技术需求信息。
4.负责相关技术，质量管理文档编制。
5.配合项目负责人完成相关立项及规划材料编制。

微电子/电子工程专业，熟悉数字后端RTL到GDSII的基本流程；具有较强的芯片的时序分析能力、时序约束能力；熟悉synopsys或cadence的后端流程工具和设计流程，博士。